УДК 004.274
ОПТИМІЗАЦІЯ СХЕМИ СУМІЩЕНОГО АВТОМАТА В БАЗИСІ ASIC
Анотація. Запропоновано метод зменшення площі кристала, яку займає схе-ма суміщеного автомата.
Метод базується на кодуванні класів псевдоеквіва-лентних станів автомата Мура додатковими змінними.
Цей підхід породжує чотирирівневу схему, яка реалізується у вигляді двох нано-ПЛМ, і дає змо-гу зменшити площу нано-ПЛМ,
яка формує мікрооперації автомата Мура та додаткові змінні. Розглянуто приклад синтезу схеми із застосуванням запро-понованого методу. Наведено результати досліджень ефективності методу з використанням бібліотеки стандартних тестових автоматів.
Ключові слова: суміщений мікропрограмний автомат, синтез, нано-ПЛМ, ASIC, псевдоеквівалентні стани.
ПОВНИЙ ТЕКСТ
Баркалов Александр Александрович,
доктор техн. наук, профессор Университета Зеленогурского (Польша), профессор Донецкого национального университета имени Василия Стуса, Винница,
A.Barkalov@iie.uz.zgora.pl
Титаренко Лариса Александровна,
доктор техн. наук, профессор Университета Зеленогурского (Польша), профессор Харьковского национального университета радиоэлектроники,
L.Titarenko@iie.uz.zgora.pl
Баев Артем Викторович,
кандидат физ.-мат. наук, декан Донецкого национального университета имени Василия Стуса, Винница; руководитель направления по искусственному интеллекту, фирма Peoly, Винница,
a.baev@donnu.edu.ua
Матвиенко Александр Владимирович,
научный сотрудник Института кибернетики им. В.М. Глушкова НАН Украины, Киев,
avmatv@ukr.net
СПИСОК ЛІТЕРАТУРИ
- Barkalov A., Titarenko L., Mazurkiewicz M. Foundations of embedded systems. Berlin: Springer, 2019. 167 p.
- Marwedel P. Embedded system design: Embedded systems, foundations of cyber-physical systems and the Internet of Things. Berlin: Springer, 2017. 612 p.
- Gajski D.D., Abdi S., Gerstlauer A., Schirner G. Embedded system design: Modeling, synthesis and verification. New York: Springer, 2009. 352 p.
- Baranov S. Logic and system design of digital systems. Tallin: TUT Press, 2008. 267 p.
- Czerwinski R., Kania D. Finite state machines logic synthesis for complex programmable logic devices. Lecture Notes in Electrical Engineering. Vol. 231. Berlin; Heidelberg: Springer-Verlag, 2013. 172 p.
- Smith M. Application specific integrated circuits. Boston: Addison-Wesley, 1997. 632 p.
- Nababi Z. Embedded core design with FPGAs. New York: McGraw-Hill, 2008. 418 p.
- Baranov S. Logic synthesis for control automata. Dordrecht: Kluwer Academic Publishers, 1994. 312 p.
- DeMicheli G. Synthesis and optimization of digital circuits. New York: McGraw-Hill, 1994. 634 p.
- Баркалов А.А., Титаренко Л.А., Визор Я.Е., Матвиенко А.В., Горина В.В. Уменьшение числа LUT элементов в схеме совмещенного автомата. Управляющие системы и машины. 2016. № 3. С. 16–22.
- Baranov S., Levin L., Keren O., Karpovsky M. Designing fault tolerant FSM by nano-PLA. Proc. of 15th International On-Line Testing Symposium. Lisbon, 2009. P. 216–220.
- Naemi H., DeHon A. A greedy algorithm for toleranting crosspoints in NanoPLA design. Proc. of IEEE International Competence on Field-Programmable Technology. Piscataway, NJ, 2004. P. 49–56.
- Баранов С.И., Скляров В.А. Цифровые устройства на программируемых БИС с матричной структурой. Москва: Радио и связь, 1986. 272 с.
- Баркалов А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура. Кибернетика и системный анализ. 1998. № 1. С. 65–72.
- Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. Москва: Горячая линия — ТЕЛЕКОМ, 2001. 636 с.
- Баркалов А.А., Титаренко Л.А., Визор Я.Е., Матвиенко А.В. Синтез совмещенного микропрограммного автомата в базисе FPGA. Комп’ютернi засоби, мережi та системи. Київ: Ін-т кібернетики ім. В.М. Глушкова НАН України, 2015. Вип. 14. С. 32–39.
- Баркалов А.А., Титаренко Л.А., Визор Я.Е., Матвиенко А.В. Реализация схемы совмещенного микропрограммного автомата в базисе FPGA. Проблеми інформатизації та управління. Київ: Національний авіаційний університет, 2015. Вип. 3(51). С 5–13.
- Баркалов А.А. Структуры многоуровневых схем микропрограммных автоматов на программируемых логических матрицах. Кибернетика и системный анализ. 1994. № 4. С. 22–29.
- Баркалов А.А., Титаренко Л.А., Баркалов А.А. (мл.). Структурная декомпозиция как средство оптимизации схемы автомата Мили на ПЛИС. Кибернетика и системный анализ. 2012. № 2. С. 177–187.
- Barkalov A., Titarenko L., Kolopenczyk M., Mielcarek K., Bazydlo G. Logic synthesis for FPGA-based finite state machines. Berlin: Springer, 2016. 280 p.
- Ачасова С.М. Алгоритмы синтеза автоматов на программируемых логических матрицах. Москва: Сов. радио, 1987. 132 с.
- Yang S. Logic synthesis and optimization benchmarks user guide. Version 3.0. Microelectronics Center of North Carolina, 1991. 43 p.
- Баркалов А.А., Титаренко Л.А., Цололо С.А. Оптимизация схемы автомата Мура, реализуемой в базисе ПЛИС. Кибернетика и системный анализ. 2009. № 5. С. 180–186.
- Баркалов А.А., Титаренко Л.А., Лаврик А.С. Уменьшение аппаратурных затрат в устройстве управления с разделением кодов. Кибернетика и системный анализ. 2013. № 3. С. 113–123.
- Palagin A.V., Opanasenko V.N. 3 Design and application of the PLD-based reconfigurable devices. In: Design of Digital Systems and Devices. Lecture Notes in Electrical Engineering. Adamski M., Barkalov A., Wegrzyn M. (Eds.). Berlin; Heidelberg: Springer, 2011. Vol 79. P. 59–91.
- Opanasenko V.N., Kryvyi S.L. Synthesis of neural-like networks on the basis of conversion of cyclic hamming codes. Cybernetics and Systems Analysis. 2017. Vol. 53, N 4. P. 627–635. https:// doi.org/10.1007/s10559-017-9965-z.
