УДК 004.274
О.О. БАРКАЛОВ,
Університет Зеленогурський, Зелена Гура, Польща; Донецький національний університет імені Василя Стуса, Вінниця, Україна,
A.Barkalov@iie.uz.zgora.pl
Л.О. ТІТАРЕНКО,
Університет Зеленогурський, Зелена Гура, Польща; Харківський національний університет радіоелектроніки, Україна,
L.Titarenko@iie.uz.zgora.pl
А.В. БАЄВ,
Донецький національний університет імені Василя Стуса;
фірма Peoly, Вінниця, Україна,
a.baev@donnu.edu.ua
О.В. МАТВІЄНКО,
Інститут кібернетики ім. В.М. Глушкова НАН України, Київ, Україна,
avmatv@ukr.net
ОПТИМІЗАЦІЯ СХЕМИ КОМПОЗИЦІЙНОГО МІКРОПРОГРАМНОГО
ПРИСТРОЮ КЕРУВАННЯ З РОЗДІЛЕННЯМ КОДІВ
Анотація. Запропоновано метод зменшення кількості елементів LUT у схемі компози-ційного мікропрограмного
пристрою керування (КМПК) з розділенням кодів. Метод ґрун-тується на подвійному кодуванні операторних лінійних ланцюгів.
Кожний ланцюг має код як елемент загальної множини ОЛЛ і як елемент класу цієї множини.
Такий підхід дає змогу отримати дворівневу схему адресації мікрокоманд. Керувальну пам’ять КМПК реалізовано
на вбудованих блоках пам’яті EMB. Розглянуто приклад синтезу і наведено аналіз запропонованого методу.
Ключові слова: композиційний мікропрограмний пристрій керування, LUT, EMB, роз-ділення кодів.
ПОВНИЙ ТЕКСТ
СПИСОК ЛІТЕРАТУРИ
- Kubica M., Kania D. Technology mapping oriented to adaptive logic modules. Bulletin of Polish Academy of Sciences. 2019. Vol. 67, N 5. P. 947–956.
- Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and optimization of FPGA-based systems. Berlin: Springer, 2014. 432 p.
- Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. Москва: Горячая линия — ТЕЛЕКОМ, 2001. 636 с.
- Rawski M., Tomaszewicz P., Borowski G., Luba T. Logic synthesis method of digital circuits designed for implementation with embedded memory blocks on FPGAs. Design of Digital Systems and Devises. Lecture Notes in Electrical Engineering. Adamski M., Barkalov A., Wegrzyn M. (Eds.). Vol. 79. Berlin: Springer, 2011. P. 121–144.
- Maxfield C. The design warrior’s guide to FPGAs. Orlando: Academic Press, 2004. 542 p.
- Grout I. Digital systems design with FPGAs and CPLDs. Amsterdam: Elsevier, 2008. 784 p.
- Rawski M., Selvaraj H., Luba T. An application of functional decomposition in ROM-based FSM implementation in FPGA devices. Journal of System Architecture. 2005. Vol. 51, Iss. 6–7. P. 424–434.
- Czerwinski R., Kania D. Finite state machines logic synthesis for complex programmable logic devices. Berlin: Springer, 2013. 172 p.
- Mishchenko A., Chattarejee S., Bryton R. Improvements to technology mapping for LUT-based FPGAs. IEEE Transactions on CAD. 2006. Vol. 27, N 2. P. 240–253.
- Kilts S. Advanced FPGA design: Architecture, implementation and optimization. Willey- IEEE Press, 2007.
- Баркалов А.А., Титаренко Л.А. Синтез композиционных микропрограммных устройств управления. Харьков: Коллегиум, 2007. 304 с.
- Баркалов А.А., Титаренко Л.А., Ефименко К.Н. Оптимизация схем композиционных микропрограммных устройств управления, реализуемых на ПЛИС. Кибернетика и системный анализ. 2011. № 1. C. 179–188.
- Баркалов А.А., Титаренко Л.А. Преобразование кодов в композиционных микропрограммных устройствах управления. Кибернетика и системный анализ. 2011. № 5. C. 107–118.
- White paper FPGA architecture. URL: www.altera.com.
- Tiwari A., Tomko K. Saving power by mapping finite state machines into embedded memory blocks in FPGAs. Proc. Design, Automation and Test in Europe Conference and Exhibition (Paris, France, 6–20 Feb. 2004). 2004. Vol. 2. P. 916–921.
- Scholl C. Functional decomposition with application to FPGA synthesis. Kluwer Academic Publishers, Boston, 2001.
- Nowicka M., Luba T., Rawski M. FPGA-based decomposition of Boolean functions: Algorithms and implementations. Proc. of the 6th International Conference on Advanced Computer Systems (Szczecin, 1999). P. 502–509.
- Barkalov A., Titarenko L., Mielcatek K. Hardware reduction for LUT-based Mealy FSMs. International Journal of Applied Mathematics and Computer Science. 2018. Vol. 28, N 3. P. 595–607.
- Baranov S. Logic synthesis for control automata. Dordrecht: Kluwer Academic Publishers, 1994. 312 p.
- Barkalov A., Titarenko L. Logic synthesis for FSM-based control units. Berlin: Springer, 2009. 233 p.
- Kuon I., Tessier R., Rose J. FPGA Architecture: Survey and challenges — found trends. Electrical Design Automation. 2008. N 2. P. 135–253.
- Yang S. Logic synthesis and optimization benchmarks user guide. Version 3.0. Techn. Rep. Microelectronics Center of North Carolina, 1991. 43 p.
- Vivado Design Suite. URL: https://www.xilinx.com/products/design-tools/vivado.html.
- Intel® Quartus® Prime Software Suite. URL: https://www.intel.com/content/www/us/en/ software/programmable/quartus-prime/overview.html.
- Virtex-7 FPGAs. URL: https://www.xilinx.com/products/silicon-devices/fpga/virtex-7.html.
- Barkalov A., Titarenko L., Chmielewski S. Mixed encoding of collections of output variables for LUT-based FSMs. Journal of Circuits, Systems and Computers. 2019. Vol. 28, N 8. P. 1–21.
- Garcia-Vargas L., Senhaji-Navarro R. Finite state machines with input multiplexing: A performance study. IEEE Transactions on CAD of Integrated Circuits and Systems. 2015. Vol. 34, Iss. 5. P. 867–871.
- Opanasenko V.N., Kryvyi S.L. Synthesis of neural-like networks on the basis of conversion of cyclic Hamming codes. Cybernetics and Systems Analysis. 2017. Vol. 53, N 4. P. 627–635. https://doi.org/10.1007/s10559-017-9965-z.
